Encoder
인코더
* Decoder (디코더) (URL)
- 디코더와 반대되는 동작을 수행하는 회로이다.
- 특정 입력에 대해 특정 출력만을 출력한다.
- Inputs의 개수가 Outputs의 개수보다 많다.
Octal to Binary Encoder
1. Truth Table
| Inputs | Outputs | |||||||||
| \(D_0\) | \(D_1\) | \(D_2\) | \(D_3\) | \(D_4\) | \(D_5\) | \(D_6\) | \(D_7\) | \(x\) | \(y\) | \(z\) |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 |
2. Outputs
\(z = D_1 + D_3 + D_5 + D_7\)
\(y = D_2 + D_3 + D_6 + D_7\)
\(x = D_4 + D_5 + D_6 + D_7\)
Priority Encoder
- Priority Function을 가진 Encoder를 의미한다.
- 하나 이상의 입력이 동시에 발생될 경우, 이에 대한 우선순위가 부여되어 있는 형태이다.
- 주로, Don' Care 값을 활용하여 우선순위를 표현한다.
1. Truth Table
| Inputs | Outputs | |||||
| \(D_0\) | \(D_1\) | \(D_2\) | \(D_3\) | \(x\) | \(y\) | \(V\) |
| 0 | 0 | 0 | 0 | X | X | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 |
| X | 1 | 0 | 0 | 0 | 1 | 1 |
| X | X | 1 | 0 | 1 | 0 | 1 |
| X | X | X | 1 | 1 | 1 | 1 |
2. Karnuagh Map
3. Circuit Implementation
Reference: Fundamentals of DIGITAL LOGIC with VHDL Design 3E (Stephen Brown, Zvonko Vranesic 저, Mc Graw Hill, 2009)
728x90
