'Computer Science' 카테고리의 글 목록 (33 Page) — Archive

Computer Science

Computer Science/VHDL

[VHDL] VHDL Syntax | VHDL 문법

VHDL Syntax VHDL 문법 ※ VHDL의 Reserved Word와 Identifier는 대소문자를 구분짓지 않는다. (즉, \(\texttt{IF, If, iF, if}\) 모두 같은 기능을 한다.) ※ VHDL의 Identifier는 아래와 같은 명명 규칙을 따라야 한다. 1) 첫 글자는 영문자, 다음 문자부터는 영문자, 숫자 언더바(_)만 사용할 수 있다. 2) 이름 중간에 공백을 사용할 수 없고, 다수의 이름을 사용하는 경우, 콤마(,)로 구분한다. 3) 이름이 한 라인을 초과할 수 없다. Comment (주석) \(\texttt{-- }\) - 주석의 시작을 나타내며, 해당 Line의 끝까지 주석으로 처리한다. Example. Comment -- Comment Semicolon (세미콜..

Computer Science/VHDL

[VHDL] OR Gate Modeling | OR 게이트 모델링

OR Gate Modeling OR 게이트 모델링 OR Gate - Behavioral Model (Using \(\texttt{wait}\) Statement ) -- Entity Declaration ENTITY OR2 IS PORT (I1, I2 : IN bit; O : OUT bit ); END OR2; -- Architecture Body ARCHITECTURE Behavioral OF OR2 IS BEGIN PROCESS BEGIN if ( (I1='0') and (I2='0') ) then O

Computer Science/VHDL

[VHDL] Introduction to VHDL | VHDL 개요

Introduction to VHDL VHDL 개요 - VHDL : Very high speed integrated circuit HDL - H/W를 기술하는 정형화 된 언어(HDL)이다. (VLSI 시스템을 설계하기 위해 제작된 언어이다.) - Modeling(H/W를 표현하는 방법)에는 Behavioral Modeling(동작적 모델링), Structural Modeling(구조적 모델링), Dataflow Modeling(데이터플로우 모델링)이 있다. * VHDL의 특징 1) 표준화된 HDL이다. 2) 범용적으로 사용되고 있다. - VHDL은 IEEE가 지원하는 표준이며, 미국 정부의 공인 HDL이다. 3) H/W 기술 능력이 우수하다. - 시뮬레이션 등을 위해 여러 레벨을 혼합해서 사용할 수 있다..

Computer Science/Digital Logic

[Digital Logic] Sequential Circuit Design Procedure | 순차 회로 설계 과정

Sequential Circuit Design Procedure 순차 회로 설계 과정 Step 1. From the specification, find a state diagram. - Specification으로부터 State Diagram을 구성한다. Step 2. Reduce the # of states (Optional) - State 개수를 최적화(최소화)한다. - 선택적이며, 가장 힘든 단계이다. Step 3. Binary state assignment - State에 Binary 번호를 할당한다. Step 4. Find state table - State Table을 구성한다. Step 5. Choose FFs - 사용할 Flip-Flops을 선정한다. Step 6. Input and out..

Computer Science/Digital Logic

[Digital Logic] Moore Model and Mealy Model | 무어 모델과 밀리 모델

Moore Model and Mealy Model 무어 모델과 밀리 모델 * Analysis of Clocked Sequential Circuit 1) 회로에서 Flip-Flop의 Input/Output에 대한 State Equation을 구한다. 2) State Equation들로부터 State Table을 구성한다. 3) Timing Diagram과 State Diagram을 구성한다. - Moore Model: Output이 Present State에 의해서만 변한다. - Mealy Model: Output이 Present State와 Input에 의해 변한다. Moore FSM - Output이 오직 FFs의 Present State에 의해서만 결정된다. - Output은 Clock에 Synchr..

Computer Science/Network Programming

[Network Programming] Simple TCP Echo Client/Server | 단순한 TCP 에코 클라이언트/서버

Simple TCP Echo Client/Server 단순한 TCP 에코 클라이언트/서버 * Echo Client/Server 1) 클라이언트는 자신의 Standard Input 장치로부터 문자열을 읽어 서버로 보낸다. 2) 서버는 Network Input으로부터 하나의 String Line을 읽고 클라이언트에게 다시 되돌려보낸다. 3) 서버로부터 전달된 Echoed Line을 받은 클라이언트는 자신의 Standard Output 장치에 쓴다. - 클라이언트와 서버는 서로에게 데이터 송수신이 모두 가능한 Full-Duplex Connection 형태로 구성된다. TCP Echo Server (TCP 에코 서버) - 클라이언트로부터의 String을 Echo하는 서버이다. - 실질적인 Echoing은 Chi..

Computer Science/Network Programming

[Network Programming] TCP Socket | TCP 소켓

TCP Socket TCP 소켓 - TCP Client와 TCP Server간 통신의 전형적인 절차와 기본적인 소켓 함수들이 표현된 그림이다. System Call (시스템 콜) - System Call은 S/W Interruption이라 볼 수 있다. - 즉, User Mode에서 Kernel Mode로 전환된다. (본 프로그램은 User Process에서 구동되는 APP임에 유의하자.) - Control이 S/W Interrupt Handler가 있는 Procedure에게 넘어간다. - 이 때, 하나의 User Process 마다 하나의 Kernel Thread가 Mapping된다. - Kernel Thread는 Kernel 내에 구현되어 있는 Stack을 이용하여 작업을 수행한다. - User Pr..

Computer Science/Network Programming

[Network Programming] Socket Address | 소켓 주소

Socket Address 소켓 주소 - 소켓 주소 구조체는 OS Kernerl과 Process 사이를 양방향으로 오가며 전달될 수 있다. - 호스트와 호스트 사이에서는 소켓 주소 구조체 전체가 오가지 않으며, IP주소와 포트번호와 같은 일부 필드만을 주고받을 수 있다. * Socket - L4의 데이터를 주고받을 수 있게하는 S/W Object이다. - TCP에서 Kernel과 User Process 사이에서 Socket을 식별하기 위한 정보는 IP주소와 포트번호이다. - Transport Layer에서는 "Socket"이란 용어가 규정된 바가 없으며, "Socket"은 BSD 구현 시에 등장한 개념이다. * Datatypes required by the POSIX Specification Dataty..

lww7438
'Computer Science' 카테고리의 글 목록 (33 Page)